シリコンウェーハの評価方法

Silicon wafer evaluating method

Abstract

PROBLEM TO BE SOLVED: To provide a silicon wafer evaluating method that facilitates the alignment of the position of a wafer to improve measuring throughput in evaluating a silicon wafer by a MOS capacitor. SOLUTION: The silicon wafer evaluating method comprises the steps of sequentially forming a dielectric and a poly silicon film on the silicon wafer, preparing a photomask formed with an electrode pattern and an alignment pattern comprising a line and space pattern, forming the electrode pattern and alignment pattern on the poly silicon film using the photomask by lithography technology, detecting the position of the alignment pattern by observing coherent light which is produced by the alignment pattern when irradiating light on the surface of the wafer, and measuring a breakdown characteristic of the dielectric through the electrode, after aligning the horizontal position of the wafer based on the detected position. COPYRIGHT: (C)2005,JPO&NCIPI
【課題】MOSキャパシタによるシリコンウェーハの評価において、ウェーハの位置のアライメントを容易にし、測定スループットを向上させるシリコンウェーハの評価方法を提供する。 【解決手段】シリコンウェーハ上に絶縁膜とポリシリコン膜とを順次形成し、電極パターンとラインアンドスペースパターンからなるアライメントパターンとが形成されたフォトマスクを用意し、該フォトマスクを用いてフォトリソグラフィ技術により前記ポリシリコン膜に電極パターンとアライメントパターンとを形成し、前記ウェーハ表面に光を照射して発生する前記アライメントパターンによる干渉光を観測することにより、前記アライメントパターンの位置を検出し、該検出位置に基づいて、前記ウェーハの水平位置のアライメントを行なった後に、前記電極を通して前記絶縁膜の絶縁破壊特性を測定することを特徴とするシリコンウェーハの評価方法。 【選択図】なし

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (6)

    Publication numberPublication dateAssigneeTitle
    JP-2001083688-AMarch 30, 2001Matsushita Electronics Industry Corp, 松下電子工業株式会社フォトマスク、レジストパターンの形成方法、アライメント精度計測方法及び半導体装置の製造方法
    JP-2001351843-ADecember 21, 2001Matsushita Electric Ind Co Ltd, 松下電器産業株式会社Formation method of photomask and alignment method
    JP-2002359171-ADecember 13, 2002Fujitsu Ltd, Toshiba Corp, Winbond Electron Corp, ウィンボンド エレクトロニクス コープ, 富士通株式会社, 株式会社東芝半導体装置及び半導体装置の位置検出方法
    JP-2003075469-AMarch 12, 2003Mitsubishi Electric Corp, 三菱電機株式会社Evaluation method in wafer level for probe card and semiconductor element
    JP-H05166910-AJuly 02, 1993Sumitomo Metal Ind Ltd, 住友金属工業株式会社絶縁膜の評価方法
    JP-H1197500-AApril 09, 1999Matsushita Electron Corp, 松下電子工業株式会社半導体装置の評価方法,半導体装置の製造工程の管理方法及び記録媒体

NO-Patent Citations (0)

    Title

Cited By (4)

    Publication numberPublication dateAssigneeTitle
    EP-3023799-A1May 25, 2016Commissariat A L'energie Atomique Et Aux Energies AlternativesMethod for measuring the resistance of a coated conductive layer
    FR-3028957-A1May 27, 2016Commissariat Energie AtomiqueProcede de mesure de la resistance d'une couche conductrice recouverte
    JP-2009200489-ASeptember 03, 2009Asml Netherlands Bv, エーエスエムエル ネザーランズ ビー.ブイ.粗ウェーハ位置合わせ用マーク構造及びこのようなマーク構造の製造方法
    US-8080462-B2December 20, 2011Asml Netherlands B.V.Mark structure for coarse wafer alignment and method for manufacturing such a mark structure